# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

08-195667

(43) Date of publication of application: 30.07.1996

(51)Int.Cl.

H03K 17/687 H01L 27/04 H01L 21/822 H03K 17/693 HO3K 19/0175

(21) Application number: 07-

(71) Applicant : SONY CORP

021346


(22) Date of filing:

13.01.1995 (72)Inventor: KOHAMA KAZUMASA

(54) SIGNAL SWITCHING DEVICE AND COMPOSITE SIGNAL SWITCHING DEVICE

(57) Abstract:

PURPOSE: To make insertion loss small at the time of low-voltage driving and reduce distortion at the time of large-power input. CONSTITUTION: To turn ON a field-effect transistor(FET) 2, a 1st control voltage V1 is applied to a 1st control terminal 11 and a 3rd control voltage V3 is applied to a 2nd control terminal 12. To turn OFF the FET, the 2nd control voltage V2 is applied to the 1st control terminal 11 and a 4th control voltage V4 is applied to the 2nd control terminal 12. Consequently, the difference between the relative gate biases of the FET 2 is set much lower than a pinch-off voltage Vp when the FET 2 is OFF or much higher than the pinchoff voltage Vp when the FET is ON.



# FGAL STATUS

[Date of request for examination]

20.11.2000

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平8-195667

(43)公開日 平成8年(1996)7月30日

(51) IntCl. H03K 17/687

H01L 27/04

21/822

識別記号 庁内整理番号 FΙ

技術表示意所

9184-5K

H03K 17/687

H01L 27/04

審査請求 未請求 請求項の数10 FD (全 10 頁) 最終頁に続く

(21)出廢番号

特篡平7-21346

(22)出廣日

平成7年(1995) 1月13日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 小浜 一正

東京都品川区北品川6丁目7番35号ソニー

株式会社内

(74)代理人 弁理士 田辺 恵基

# (54) 【発明の名称】 信号切換え装置及び複合信号切換え装置

#### (57) 【要約】

【目的】本発明は、信号切換え装置及び複合信号切換え 装置において、低電圧駆動で低挿入損失及び大電力入力・・ 時の低歪化が実現できる。

【構成】電界効果型トランジスタ (2) をオン状態に設 定するときは、第1の制御端子(11、31)に対して 第1の制御電圧(V1)を印加すると共に第2の制御端 子(12、32)に対しては第3の制御電圧(V3)を 印加し、オフ状態に設定するときには第1の制御端子 (11、31) に対して第2の制御電圧(V2) を印加 すると共に第2の制御端子(12、32)に対しては第 4の制御電圧(V4)を印加することにより、FET (2) の相対的なゲートバイアスの差をFET (2) が オフ状態のときは、ピンチオフ電圧(Vp)に対して十 分に低く、またオン状態のときには、ピンチオフ電圧 (Vp)に対して十分に高く設定する。




図1 第一の実施例のFETスイツテ回路の構成(1)

#### 【特許請求の範囲】

【請求項1】ソースとドレイン間のチヤネル部を信号の 経路とする電界効果型トランジスタと、

高インピーダンス素子を間に介して上記電界効果型トラ ンジスタのゲート端子に接続され、第1の制御電圧又は 当該第1の制御電圧に比して低く設定された第2の制御 電圧が交互に印加される第1の制御端子と、

上記電界効果型トランジスタのソース及びドレインに少 なくとも何方か一方に対しては高インピーダンス素子を 間に介して接続され、第3の制御電圧又は当該第3の制 10 御電圧に比して高く設定された第4の制御電圧が交互に 印加される第2の制御端子とを具え、上記電界効果型ト ランジスタをオン状態に設定するときは、上記第1の制 御端子に対して上記第1の制御電圧を印加すると共に上 記第2の制御端子に対しては上記第3の制御電圧を印加 し、オフ状態に設定するときには上記第1の制御端子に 対して上記第2の制御電圧を印加すると共に上記第2の 制御端子に対しては上記第4の制御電圧を印加すること を特徴とする信号切換え装置。

【請求項2】上記第1の制御電圧と上記第4の制御電圧 20 とが同電圧に設定され、かつ上記第2の制御電圧と上記 第3の制御電圧とが同電圧に設定されていることを特徴 

【請求項3】上記第2の制御端子に対して、一方の端子 を接続する抵抗が、他端において上記第1の制御端子か ら上記第2の制御端子への方向を順方向として接続する ダイオードと接続し、当該接続点より上記ソース及び上 記ドレインの少なくとも何方か一方に対しては高インピ ーダンス素子を間に介して接続される。ことを特徴とす る請求項1に記載の信号切換え装置。

【請求項4】上記電界効果型トランジスタは、接合型の 電界効果型トランジスタであることを特徴とする請求項 1に記載の信号切換え装置。

【請求項5】上記電界効果型トランジスタは、MES型 の電界効果型トランジスタであることを特徴とする請求 項1に記載の信号切換え装置。

【請求項6】上記電界効果型トランジスタは、ガリウム 砒素化合物の半導体装置でなることを特徴とする請求項 1に記載の信号切換え装置。

【請求項7】上記ダイオードは、上記電界効果型トラン ジスタのゲートとチヤネル間の接合と同種の接合で形成 されることを特徴とする請求項1に記載の信号切換え装 置。

【請求項8】入出力端子間に設置された信号切換え手段 を複数有し、3つ以上の複数の入出力端子間の接続を切 り換える複合信号切換え手段において、

上記信号切換え手段は、ソースとドレイン間のチャネル 部を信号の経路とする電界効果型トランジスタと、

高インピーダンス素子を間に介して上記電界効果型トラ ンジスタのゲート端子に接続され、第1の制御電圧又は 50

2 当該第1の制御電圧に比して低く設定された第2の制御 電圧が交互に印加される第1の制御端子と、

上記電界効果型トランジスタのソース及びドレインに少 なくとも何方か一方に対しては高インピーダンス素子を 間に介して接続され、第3の制御電圧又は当該第3の制 御電圧に比して高く設定された第4の制御電圧が交互に 印加される第2の制御端子とを具え、上記電界効果型ト ランジスタをオン状態に設定するときは、上記第1の制 御端子に対して上記第1の電圧を印加すると共に上記第 2の制御端子に対しては上記第3の電圧を印加し、オフ 状態に設定するときには上記第1の制御端子に対して上 記第2の電圧を印加すると共に上記第2の制御端子に対 しては上記第4の電圧を印加することを特徴とする複合 信号切換え装置。

【請求項9】上記複数の入出力端子がアンテナ端子と、 送信側端子及び受信側端子で構成され、第1の信号切換 え手段が上記アンテナ端子と送信側端子との間に設置さ れ、第2の信号切換え手段が上記アンテナ端子と受信側 **端子との間に設置され、第3の信号切換え手段が上記送** 信側端子と対接地間に設置され、第4の信号切換え手段 が上記受信側端子と対接地間に設置されることを特徴と する請求項8に記載の複合信号切換え装置。

【請求項10】上記複数の入出力端子が第1及び第2ア ンテナ端子と、送信側端子及び受信側端子とで構成さ れ、第1の信号切換え手段が上記第1のアンテナ端子と 送信側端子との間に設置され、第2の信号切換え手段が 上記第2のアンテナ端子と受信側端子との間に設置さ れ、第3の信号切換え手段が上記第1のアンテナ端子と 上記受信側端子との間に設置され、第4の信号切換え手 段が上記第2のアンテナ端子と上記送信側端子との間に 設置され、第5の信号切換え手段が上記第1のアンテナ 端子と対接地間に設置され、第6の信号切換え手段が上 記送信側端子と対接地間に設置され、第7の信号切換え 手段が上記第2のアンテナ端子と対接地間に設置され、 第8の信号切換え手段が上記受信側端子と対接地間に設 置されることを特徴とする請求項8に記載の複合信号切 換え装置。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

産業上の利用分野

従来の技術(図8)

発明が解決しようとする課題

課題を解決するための手段(図1、図3~図5) 作用(図2)

実施例(図1~図5)

- (1) 第1の実施例
- (2) 第2の実施例
- (3) 第3の実施例
- (4)他の実施例

#### 発明の効果

[0002]

【産業上の利用分野】本発明は信号切換え装置及び復号信号切換え装置に関し、例えば、高周波信号のアンテナ端末を送信側と受信側に切り換えるアンテナスイツチに適用して好適なものである。

#### [0003]

【従来の技術】現在、自動車電話及び携帯電話等の移動 体通信ビジネスは大きく発展してきている。しかし、都 市部においては、通信回線の不足が深刻になってきてお 10 り、各国で様々な移動体通信システムが立ち上がろうと している。これらの通信システムの多くは、現在の移動 体通信システムより高周波側の準マイクロ波帯を使用し ている。

【0004】これらの通信システムにおける携帯端末においては、半導体の電界効果型トランジスタ(FET)を使用して、準マイクロ波信号を処理する場合が多い、特に準マイクロ波帯を使用していることと、端末が携帯性を重視するために小型、低電圧駆動、低消費電力が実現できるガリウム砒素のFETを用いたマイクロ波半導体装置(MMIC)の開発が重要となつてきている。これらのマイクロ波信号処理デバイスの中で携帯端末内で高周波信号を切換える高周波スイツチが重要なキーデバイスの一つとなつてきている。

【0005】移動体通信の携帯端末で用いるスイツチで特に、アンテナ端子を携帯端末の送信端子と受信端子に切換えるアンテナスイツチにおいては、以下の様なことが要求される。FETを用いたスイツチの消費電力は、本質的には非常に小さいが、送信端子とアンテナ間の挿入損失が、携帯端末全体の消費電力に大きく影響するた 30め、スイツチの挿入損失は極力小さく抑えることが望ましい。また送信マイクロ波電力はかなり大きい場合があるので、例えば(PDC(personal digital cellular)では1〔W〕程度)、大電力入力時のアンテナスイツチの透過特性の線型性、即ち、低歪化が非常に重要である。

【0006】以上のように低挿入損失化、低歪化しさらに、携帯端末であるために、小型化及び低電圧駆動化することが移動体通信の携帯端末で用いるスイツチにとつて非常に重要な開発ポイントとなることが分かる。

【0007】図6に従来アンテナスイツチに用いられているFETスイツチ回路を示す。例えば、MMICのFETスイツチ回路1としてはガリウム砒素化合物を用いた接合型のFET2が用いられる。FET2ではソースS、ドレインDにそれぞれ送信側又は受信側となる入出力端子3及び4を設ける。FET2のソースS、ドレインDに対しては制御端子5よりそれぞれ抵抗R1及びR2を介してバイアス電圧がかけられる。また抵抗R3を介してゲートGに接続される制御端子6によりゲート電圧が制御される。

#### [0008]

【発明が解決しようとする課題】ところで、FETを用いたスイツチの歪みには2種類のものがあり、一つは電流制限による歪みである。これはFETがオン状態のとき、高周波信号がFETのドレインDとソースS間を通過するときに高周波信号電流の最大振幅がFETのオン状態の飽和電流よりも大きいときには、高周波信号が全て通過できないため、歪みが発生する。

【0009】二つ目はFETがオフ状態のとき、高周波信号電圧がドレインD、ソースS間に印加され結果としてゲートGの最大電圧振幅がFETのピンテオフ電圧またはブレークダウン電圧を越えた場合、リーク電力が発生して歪みが発生するという問題があった。実際、移動体通信の携帯端末に使用する場合は低電圧駆動であるため歪みが問題となるのは入力信号によりゲート電圧がピンチオフ電圧を越える場合である。

【0010】そこで従来例えば、文献1(P.Bemkopf,M.S chindler,A.Bertrand,"A HIGH POWER K/Ka-BAND MONOLI THIC T/R SWITCH",IEEE Microwave and Millimeter-Wa ve Monolithic Circuits Symposium Digest,1991,pp.15-18)では信号経路に対してシヤントの部分にFETを2段直列に接続することにより、スイツテの低歪化をはかつている。しかしこのように、FETを多段接続することにより、スイツテの低歪化を計つた場合、FETの数が増加することによるデバイスサイズの増加や、FET部分の損失の増加による特性の悪化等の弊害が生じる。またこの例では、制御電圧は0/-10[V]であり、移動体通信の携帯端末への使用を考えた場合、低電圧駆動とは言い難い。

【0011】また文献2(M.J.Schindler,T.E.Kazior,"A High Power 2-18 GHz T/R Switch",1990 IEEE MTT-S Digest,pp.453-456)では、FETを多段接続する代わりに、デユアルゲートFETを使用することにより、低歪化を図つている。この場合、デバイスサイズ、FET部分の損失の点で文献1の例より有利であるが、FETを2段並べた場合に比べ、線型性は劣り、シングルゲートFETに比べ挿入損失も増加する。さらにこの例でも制御電圧が0/-14、-10、-7 (V)であり、移動体通信の携帯端末への使用を考えた場合、低電圧駆動とは言い難い。

【0012】また文献3(McGrath,C.Varmazis,CKermrre c,Rpratt,"Novel High PerformanceSPDT Power Switches",1991 IEEE MTT-S Digest,pp.839-842)では文献2の例よりさらにゲート数を増したトリブルゲートFETを使用して、低損失化(L帯で0.4 [dB])と大電力入力時の低歪化(制御電圧-5 [V]でP1 [dB] (1 [dB]) compression point が3 [W])を両立している。この場合も制御電圧が-5 [V]であり、最近の携帯端末用デバイスの制御電圧の低電圧化の傾向である例50 えば、3 [V] 程度と比べた場合、低電圧駆動とは言い

難い。

【0013】文献4(宮迁和朗、他「GaAs高出力R FSPDTスイツテIC」1994年電子情報通信学会 春期大会 2-624)では強誘電体キヤパシタを用い たフィードフオワードバイアス回路により、低挿入損失 化 (1 [GHz] で0.8 [dB]) と低歪化(制御電圧4 [V] でP1 (dB) が37 (dB/m])、さらに小型化 (基板サイズが0.9 [mm] ×1.05 [mm]) を実現してい る。しかし、制御電圧3 (V) ではP1 (dB) は30 (dB /m] あるので、一般的な携帯電話の取扱電力である1 [W] 程度を扱うのは難しく、従って低電圧駆動で低歪 化という点で未だ問題がある。またフィードフオワード バイアス回路は、バイアス経路に対して分岐の位置のF ETのみに用いられており、直列接続の位置のFETで は用いられていないため、実際の携帯端末内での使用に 当たつては歪み発生の問題がある。

【0014】上述した文献1~4に見られるように、低 電圧駆動化、小型化、低挿入損失化、低歪化の様々な工 夫がなされているが、低電圧駆動で低歪という点ではど の例を見ても実現されていない。ここで問題となるの は、FETをオン、オフにスイツチング動作させる場 合、オン時にはFETのオン抵抗を十分に小さくするた めにゲート電圧をFETのピンチオフ電圧に対してある 程度高く設定せねばならず、逆にオフ時にはFETを完 全にピンチオフ状態にするためにゲート電圧をFETの ピンチオフ電圧に対して、入力電力に応じた電力分低く 設定せねばならないことである。 すなわち、入力電力1 [W] 程度で3 [V] 駆動という条件では、FET単体 として低歪化と低挿入損失すなわち、オフ状態のときに 完全にピンチオフ状態で、オン状態のときにオン抵抗が 30 小さいという2つの要求を同時に実現することが本質的 に困難であるためである。以上の様に、移動体通信携帯 端末に適した小型で低電力駆動、低挿入損失及び低歪を 全て満足したアンテナスイツチの実現は現在までのとこ ろ実現されていない。

【0015】本発明は以上の点を考慮してなされたもの で、低電圧駆動で低挿入損失及び大電力時の低歪化が実 現できる信号切換え装置及び複合信号切換え装置を実現 しようとするものである。

[0016]

【課題を解決するための手段】かかる課題を解決するた め本発明においては、ソース (S) とドレイン (D) 間 のチヤネル部を信号の経路とする電界効果型トランジス タ (2) と、高インピーダンス素子 (R4、R10) を 間に介して電界効果型トランジスタ (2) のゲート

(G) 端子に接続され、第1の制御電圧(V1) 又は当 該第1の制御電圧 (V1) に比して低く設定された第2 の制御電圧(V2)が交互に印加される第1の制御端子 (11、31) と、電界効果型トランジスタ(2) のソ ース (S) 及びドレイン (D) に少なくとも何方か一方 50 の制御端子 (11、31) に対して第2の制御電圧 (V

に対しては高インピーダンス素子(R6、R7、R1 1、R12)を間に介して接続され、第3の制御電圧 (V3) 又は当該第3の制御電圧 (V3) に比して高く 設定された第4の制御電圧(V4)が交互に印加される 第2の制御端子(12、32)とを備え、電界効果型ト ランジスタ (2) をオン状態に設定するときは、第1の 制御端子(11、31)に対して第1の制御電圧(V 1) を印加すると共に第2の制御端子(12、32) に 対しては第3の制御電圧(V3)を印加し、オフ状態に 設定するときには第1の制御端子(11、31)に対し て第2の制御電圧(V2)を印加すると共に第2の制御 端子(12、32)に対しては第4の制御電圧(V4) を印加する。

6.

【0017】また本発明において、入出力端子(41、 42、43、51、52、53、54) 間に設置された 信号切換え手段(44、45、46、47、55、5 6、57、58、59、60、61、62) を複数有 し、3つ以上の複数の入出力端子(41、42、43、 51、52、53、54)間の接続を切り換える複合信 号切換え装置において、信号切換え手段(44、45、 46, 47, 55, 56, 57, 58, 59, 60, 6 1、62) は、ソース(S)とドレイン(D)間のテヤ ネル部を信号の経路とする電界効果型トランジスタ (2) と、高インピーダンス素子(R4、R10)を問 に介して電界効果型トランジスタ (2) のゲート (G) 端子に接続され、第1の制御電圧(V1)又は当該第1 の制御電圧 (V1) に比して低く設定された第2の制御 電圧 (V2) が交互に印加される第1の制御端子(1 1、31)と、電界効果型トランジスタ(2)のソース (S) 及びドレイン (D) に少なくとも何方か一方に対 しては高インピーダンス素子(R6、R7、R11、R 12)を間に介して接続され、第3の制御電圧(V3) 又は当該第3の制御電圧(V3)に比して高く設定され た第4の制御電圧(V4)が交互に印加される第2の制 御端子(12、32)とを備え、電界効果型トランジス タ(2)をオン状態に設定するどきは、第1の制御端子 (11、31) に対して第1の制御電圧(V1) を印加 すると共に第2の制御端子(12、32)に対しては第 3の制御電圧 (V3) を印加し、オフ状態に設定すると きには第1の制御端子(11、31)に対して第2の制 御電圧 (V2) を印加すると共に第2の制御端子(1 2、32) に対しては第4の制御電圧(V4) を印加す

[0018]

【作用】電界効果型トランジスタ(2)をオン状態に設 定するときは、第1の制御端子(11、12、31、3 2) に対して第1の制御電圧 (V1) を印加すると共に 第2の制御端子(12、32)に対しては第3の制御電 圧 (V3) を印加し、オフ状態に設定するときには第1

2) を印加すると共に第2の制御端子(12、32)に 対しては第4の制御電圧 (V1)を印加することによ り、オン状態のときと、オフ状態のときのFET (2) の相対的なゲートバイアスをオフ状態のときにはピンチ オフ電圧(Vp)に対して十分に低く設定し、オン状態 のときにはピンチオフ電圧(Vp)に対して十分に高く 設定して低電圧駆動で低歪及び低挿人損失な信号切換え 装置(10、30)を実現することができる。

【0019】また本発明においては、入出力端子(4 れた信号切換え手段(44、45、46、55、56、 57、58、59、60、61、62) を切換え操作し て入出力端子(41、42、43、51、52、53、 54) 間の接続を切り換えることにより、低電圧駆動で 低歪及び低挿入損失な複合信号切換え装置(40、5) 0) を実現することができる。

[0020]

【実施例】以下図面について、本発明の実施例を詳述す

### 【0021】(1)第1の実施例

図6との対応部分に同符号を付した図1において、10 は本発明によるFETスイツチ回路の全体構成を示し、 FET2のソースS、ドレインDにはそれぞれRF信号 の入出力端子3及び4が設置されている。FET2は制 御端子11及び12から与えられる制御電圧によりそれ ぞれ、ゲート電圧及びソース、ドレイン間の電圧を制御 することによって入出力端子3及び4間のRF信号のオ ンオフを切換える。

【OO22】FET2のゲート電圧を制御する制御端子 11は、ゲートGとの間に高インピーダンスの抵抗R4 を介して接続されると共に、抵抗R4との接続点Aで制 御端子12の方向を順方向とするダイオード13の一方 の端子と接続される。ダイオード13は他端を接続点B において、一端を制御端子12に接続した抵抗R5の他 端に接続される。一方、ソースS、ドレインDに対して バイアス電圧を与える制御端子12は、抵抗R5を介し て接続点Bに接続し、接続点Bを共通接点として、FE T2の入出力端子3及び入出力端子4にそれぞれ高イン ピーダンスの抵抗R6及びR7を介して接続される。

【0023】ダイオード13は順方向バイアス時にはガ 40 リウム砒素のビルトイン電圧の約1.2 [V]の電圧降下 が発生し、抵抗R5の抵抗値に比べて十分に小さなイン ピーダンスを示す。さらに逆方向バイアス時には抵抗R 5に比べて十分に大きなインピーダンスを示す。ここで

制御端子12と入出力端子3及び4間に接続される抵抗 R6及びR7はRF信号が透過できないように十分に高 インピーダンスのものを用いる。またダイオード13は ガリウム砒素のpn接合を利用したものを用い、FET 2も同様にガリウム砒素半導体の接合型FETを用い వే.

8

【0024】以上の構成において、FETスイツチ回路 10をオンバイアス制御する場合、制御端子11及び1 2それぞれに3 [V] 及びO [V] の制御電圧を印加す 1、42、43、51、52、53、54) 間に設置さ 10 ると、抵抗R5とダイオード13の接続点Bの電圧は電 圧制御の3 [V] からダイオード13の電圧降下分1.2 [V] を差し引いた1.8 (V) となる。またFETスイ ツチ回路10をオフバイアス制御する場合、制御端子1 1及び12に対してそれぞれに0 [V] 及び3 [V] の 制御電圧を印加すると、抵抗R5とダイオード13の接 続点Bの電圧は3 [V]となる。

> 【0025】すなわちゲートGとチャンネル間のインピ ーダンスが非常に大きく、FET2のドレインD及びソ ースS領域がDC的に独立しているとすると、オンバイ 20 アス時にFET2のゲートGの電位は3 (V) となり、 ドレインD及びソースSの電位は、1.8 (V)となる。 またオフバイアス時にはゲートGの電位はO〔V〕でド レインD及びソースSの電位は、3〔V〕となる。従つ てゲートGの相対電位はオンバイアス、オフバイアス時 にそれぞれ1.2 [V] (3 [V] -1.8 [V])及び-3 [V] (0 (V) −3 (V))となる。

【0026】この結果、ゲートGのオンバイアスとオフ バイアスの差は4.2 【V】 (1.2 【V】 - ( -3

[V] ))となり、FET2を3/O[V]のゲート制御 電圧で制御する場合の通常の相対的ゲートバイアスの電 位差3 [V] に比べてダイオード13の電圧降下分1.2 [V] だけ大きくとれる。従つて図2に示すように、適 当なピンチオフ電圧Vpを設定すれば、FET2オフ時 のゲート電圧 Voff をゲート電圧 Voff にシフトする ことができる。これにより、FET2オフ時に大電力の RF信号aが入力した場合でもドレインD、ソースS間 でのリーク電流(図中斜線で示す)の発生がなくなり、 FET2がピンチオフ状態でなくなるのを未然に防止し 得、小さなオン抵抗とオフ時の大電力入力時の低歪化が 同時に実現できる。

【0027】本発明のスイツチFETスイツチ回路10 と従来型のFETスイツチ回路1によるオフ時のハンド リング電力を

【表1】

本発明の FETスイツチ	本発明の FETスイツテ	従来の FETスイツチ
シングルゲートFET	0.36W	0.13W
デユアルゲートFET	1.44W	0.52W
トリプルゲートFET	3.24W	1.17W

 $V_{cont} = 3/0[V]$   $V_{b} = 1.8[V]$  $V_{p} = 0[V]$ 

表1 FETスイツテの最大ハンドリング電力

に示す(シングルゲートFETと共に、デユアルゲート FET及びトリプルゲートFETの例も合わせて示 す)。これによるとFETのゲートGのオンバイアスを 等しくした場合、FETスイツチ回路10によるオフ時 のハンドリング電力は従来型に比べて、約3倍優れてい ることが分かる。

【0028】これに対して、オフ時のハンドリング電力を等しくした場合、すなわちバイアス電圧を3 [V] とした場合、FETのゲートGのオンバイアスとピンチオフ電圧の差は本発明のスイツチFET10の方が大きくなり、挿入損失は0.12 [dB] となり従来型の0.34 [dB] に比して優れていることが分かる。ここではFETのピンチオフ電圧を-0.8 [V]、ゲートG幅を1 [mm] としている。

【0029】以上の構成によれば、3 [V]の低電圧駆動で制御するFET2のゲートGに対する相対電位が、オンバイアス時1.2 [V]、オフバイアス時-3 [V]となることから4.2 [V]となり、ダイオード13の電圧降下分の1.2 [V]だけ大きくとることができる。これにより小さなオン抵抗であると同時にオフ時に完全にピンチオフとなるようにピンチオフ電圧を設定することができるので、3 [V]のような低電圧駆動で、小さなオン抵抗による低挿入損失及び大電力入力時に低歪のFETスイツチ回路が実現できる。

### V | 1 > V | 2

の関係が成立する。また制御端子32に印加される制御 40%【数2】 電圧V3、V4には次式 ※

#### V4 > V3

#### の関係が成立する。

【0033】実際上、ゲート、チャンネル間のインピーダンスが非常に大きく、またソースS、ドレインDはD C的に独立していると、FETスイツチ回路30がオン状態に設定されるときにはFET2のゲートには電圧V1が印加され、ドレインD及びソースS領域には電圧V3が印加されることになる。同様にFET2がオフ状態★ dV1 = V1-V3

#### \*【0030】(2)第2の実施例

また上述の実施例においては、制御端子11及び12間にダイオード13を接続して、FET2に対するオンバイアスとオフバイアス時の相対電位差を大きくした場合について述べたが、本発明はこれに限らず、図3に示す20 ようなFETスイツテ回路30はゲート電圧を制御する制御端子31が抵抗R10を介してゲートGに接続され、ソースS、ドレインD電圧を制御する制御端子31が抵抗R10を介してゲートGに接続され、ソースS、ドレインD電圧を制御する制御端子32には抵抗R11を介してドレインD側の入出力端子32には抵抗R11を介してソースS側の入出力端子34が並列に接続されている。抵抗R10、R11及びR12はいずれもRF信号を透過させない高インビーダンスの抵抗である。

【0031】このFETスイツチ回路30では、FET 30 スイツチ回路をオン状態に設定する場合、制御端子31 及び32に対してそれぞれ、電圧V1及びV3が印加される。逆にFETスイツチ回路30をオフ状態に設定する場合には、制御端子31及び32に対してそれぞれ電圧V2及びV4が印加され、オン時とオフ時とで交互に制御電圧が切り換えられる。

【0032】ここで制御端子31に印加される制御電圧 V1、V2には次式

### 【数1】

.... (1)

..... (2)

★に設定されるときにはFET2のゲートには電圧V2が 印加され、ドレインD及びソースS領域には電圧V4が 印加されることになる。

【0034】この結果、FETスイツチ回路30がオン 状態のときチャンネルに対するゲートの相対的電圧 d V 、は次式

#### 【数3】

..... (3)

によって表される。さらにFET2がオン状態のときゲ \*【数4】

ートの相対的電圧 d V。は次式

 $dV_2 = V2 - V4$ 

..... (4)

12

によつて表される。

【0035】FET2のオン時とオフ時の相対的ゲート※

 $d V = d V_1 - d V_2$ 

dV = (V1 - V2) - (V3 - V4)

※バイアスの差d Vは数式3及び4より次式 【数5】

すなわち

★ ★【数6】

.... (6)

.... (5)

で表されるので、これらの数式1、2及び6によつて、

dV > V1 - V2

相対的ゲートバイアスの差dVは次式

☆【数7】

☆10

..... (7)

の関係を有することが分かる。

【0036】一般に駆動電圧は制御電圧の差、すなわち 本例におけるゲート制御電圧V1と電圧V2との差によ つて表されるので、上述したようにバイアス制御するこ とにより、オン時とオフ時の相対的ゲートバイアスの差 は駆動電圧以上となる。従つて、電圧V1、V2、V3 及びV4の制御電圧を用いれば、ゲートのオンバイアス とビンチオフ電圧の差とオフ時のゲート電圧とピンチオ フ電圧の差を通常のゲートバイアス法より大きくとるこ 20 とができ上述した第1の実施例と同様の効果が得られ ۵.

【0037】(3)第3の実施例

図4に示すSPDT(single pole dual throw)スイツチ 40は、アンテナ端子41と送信側端子42及び受信側 端子43が設けられ、端子間に設けられたFETスイツ チによって構成されたスイツチユニツトにより、それぞ れの端子間の接続が切り換えられる。アンテナ端子41 に対して、送信側端子42及び受信側端子43がそれぞ れスイツチユニツト44及び45を間に介して接続され 30 ている。また送信側端子42及び受信側端子43はそれ ぞれ対接地間にスイツチユニツト4.6及び47を介して 接続されている。また送信側端子42及び受信側端子4 3とスイツチユニツト44、45間と、スイツチユニツ ト46及び47と対接地間にはDC成分を除去するコン デンサ(図示せず)が挿入されている。

【0038】このスイツチユニツト44、45、46及 び47はそれぞれが第1の実施例による交流入出力切換 え装置により構成されているもので、スイツチユニツト 44及び45の入出力端子はFETのソースS、ドレイ ンDに対応し、この入出力端子間でRF信号の入出力が 切換えられる。

【0039】実際上、送信側端子42から入力される交 流信号をアンテナ端子41で取り出す場合、スイツチユ ニツト44がオン状態、スイツチユニツト45及び46 がオフ状態に設定される。これにより送信側端子42か ら入力された交流信号はアンテナ端子41から取り出さ れる。このときスイツチユニツト47をオン状態にする ことによってスイツチユニツト45から漏れてくる信号 の経路をグランドに接地する。

【0040】これに対して、アンテナ端子41から入力 されるRF信号を受信側端子43で取り出す場合、スイ ツチュニット15及び16がオン状態、スイツチユニツ ト44及び47がオフ状態に設定される。これにより受 信側端子43から入力されたRF信号はアンテナ端子4 1から取り出される。このときのスイツテユニツト46 も上述したのと同様にスイツテユニツト44からの漏れ 信号の経路をグランドに接地する。

【0041】以上の構成によれば、SPDTスイツチ4 0のアンテナ端子41と送信側端子42又は受信側端子 43間の接続をスイツテユニツト44及び45で切り換 えることによって、RF信号の通る経路が送信側端子← 2又は受信側端子43に切り換えられる。この際、各ス イツチユニツトは上述したFETスイツテ回路で構成さ れているので、SPDTスイツチでは低挿入損失及び大 電力入力時に低歪な信号出力を実現することができる。 さらに上述の構成によれば、オフ状態に設定されたスイ ツチユニツトからの漏れ信号の経路が入出力端子と接地 間に接続されたスイツチユニツトとコンデンサによって アースされるので、DC雑音及びリーク電流の発生を未 然に防止することができる。

【0042】(4)他の実施例

また上述の実施例においては、FETスイツチ回路をS PDTスイツチに適用した場合について述べたが、本発 明はこれに限らず、複数の端子間の接続を切り換えるダ イバーシテイスイツチに適用しても良い。図5に示すダ イバーシテイスイツチ50は、アンテナ(図示せず)が 接続されるアンテナ端子51及び52と、送信側端子5 3と受信側端子54との間の接続をスイツチユニツト5 5、56、57、58、59、60、61及び62のス イツテ操作によつて切り換え接続する。

【0043】ダイバーシテイスイツチ50においては、 アンテナ端子51と送信側端子53間にスイツチユニツ ト55が端子間の切換えスイツチとして設置され、アン テナ端子52と受信側端子54間にはスイツチユニツト 56が端子間の切換えスイツチとして設置される。 さら にアンテナ端子51と受信側端子54間にスイツチユニ ツト57が端子間の切換えスイツチとして設置され、ア

50 ンテナ端子52と送信側端子53間にはスイツチユニツ

ト58が端子間の切換えスイツチとして設置される。

【0044】またアンテナ端子51と送信側端子53に 対しては対接地間にそれぞれスイツチュニツト59及び 60が接続され、対接地間の接続が切り換えられる。同 様にアンテナ端子52と受信側端子54と対接地間にそ れぞれスイツチュニツト61及び62が接続され、対接 地間の接続を切り換える。

【0045】ここでアンテナ端子51及び52、送信側 端子53及び受信側端子54と各スイツテユニツト間に はDC信号を遮断するコンデンサ(図示せず)がそれぞ 10 れ挿入されている。さらにスイツチユニツト59、6 O、61及び62と対接地間にもFETのソースS電位 をDC的にグランドから浮かせるコンデンサ(図示せ ず) が挿入されている。これによりFET2のソースS に対して正のDC電圧でパイアスすることができる。

【0046】以上の構成において、送信側端子53から - の出力をアンテナ端子51から送出する場合、スイツチ ユニット55をオンレてアンテナ端子51を送信側端子 53と接続する。このときスイツチユニツト59及び6 0はオフとしてグランドから切り離すと共に、スイツチ 20 ユニツト57及び58をオフすることによつてアンテナ 端子52側と切り離す。さらにアンテナ端子52側のス イツチユニツト61及び62をオンとすることによつて アンテナ端子52側へ漏れた信号をアースする。これに より送信側端子53から出力される信号はアンテナ端子 51より送出される。

【0047】またアンテナ端子52からの入力信号を受 信側端子54に送出する場合、スイツテユニツト56を オンしてアンテナ端子52を受信側端子54と接続す てグランドから切り離すと共に、スイツチユニツト57 及び58をオフすることによつてアンテナ端子51側と も切り離す。 さらにアンテナ端子51側のスイツチユニ ツト59及び60をオンとすることによつてアンテナ端 子51側へ漏れた信号をアースする。これによりアンテ ナ端子52から送出される信号は受信側端子54に送出 される。

【0048】また上述の実施例によれば、アンテナ端子 51と送信側端子53又はアンテナ端子52と受信側端 子54とを接続した場合について述べたが、上述した組 合せ以外にアンテナ端子51と受信側端子54又はアン テナ端子52と送信側端子53との接続を各スイツチユ ニツトを切り換えることにより選択することができる。

【0049】以上の構成によれば、2つのアンテナ端子 と2つの送受信端子間に接続された複数のスイツチユニ ツトの接続を切り換えることによつて、上述した第1又 は第2の実施例のFETスイツチ回路でなるスイツチュ ニツトの特性により低電圧駆動で低挿入損失及び大電力 入力時に低歪な信号を伝送できるダイバーシテイスイツ チが得られる。

【0050】なお上述の実施例においては、各入出力端 子を対接地間と接続又は切り離すためのスイツチユニツ トに対して対接地間にコンデンサを設けてグランドから DC的に浮かせた場合について述べたが、本発明はこれ に限らず、スイツチュニツトと対接地間にコンデンサを 接続しない構成としても良い。さらに、上述の実施例に おいては、FETを接合型のものとした場合について述 べたが、本発明はこれに限らず、ガリウム砒素のMES (metal semiconductor) 型のFETを用いても良い。

14

【0051】さらに上述の実施例においては、シングル ゲートのFETを用いた場合について述べたが、本発明 はこれに限らず、デコアルゲート等のマルチゲートFE Tを用いた構成としても良く、その場合、各ゲートを制 御する制御端子とゲート間にはそれぞれ高インピーダン ス素子を接続すれば良い。さらに上述の実施例において は、FETをガリウム砒素化合物の半導体により形成し た場合について述べたが、本発明はこれに限らず、シリ コンの半導体等によって形成しても良い。さらに上述の 実施例においては、SPDT、ダイバーシテイスイツテ をアンテナスイツテとして用いた場合について述べた が、本発明はこれに限らず、SPDT、ダイバーシティ スイツチを広く一般の交流信号の入出力端の接続の切り 換えに用いても良い。

【0052】さらに上述の実施例においては、制御端子 1 1 と制御端子 1 2 との間に接続されるダイオードを p n接合型のものとした場合について述べたが、本発明は これに限らず、シヨツトキー接合型のダイオードを用い ても良く、このときのダイオードのビルトイン電圧は約 0.8 [V] となる。さらに上述の実施例においては、F る。このときスイツチユニツト61及び62はオフとし 30 ETスイツチ回路の各制御端子とFETのゲート、ソー ス、ドレインとの間に接続する高インピーダンス素子を 抵抗とした場合について述べたが、本発明はこれに限ら ず、例えば高インピーダンス素子としてインダクタを用 いても良い。

[0053]

【発明の効果】上述のように本発明によれば、FETが オン状態のときとオフ状態のときの相対的なゲートバイ アスの差をオフ状態のときは、ピンチオフ電圧に対して 十分に低く、またオン状態のときには、ピンチオフ電圧 に対して十分に高く設定することにより低電圧駆動で低 歪及び低挿入損失を実現する信号切換え装置及び複合信 号切換え装置を実現し得る。

【図面の簡単な説明】

【図1】本発明の第1の実施例によるFETスイツチ回 路の全体構成を示す回路図である。

【図2】FETスイツチ回路をオフ状態としたときのリ - ク電流の発生を示す図である。

【図3】本発明の第2の実施例によるFETスイツチ回 路の全体構成を示す回路図である。

【図4】本発明の第3の実施例によるSPDTスイツチ 50

の全体構成を示す回路図である。

【図5】本発明の他の実施例によるダイバーシテイスイツチの全体構成を示す回路図である。

【図6】従来のFETスイツチ回路の構成を示す回路図である。

【符号の説明】

1、10、30……FETスイツチ回路、2……FE






図1 第一の実施例のFETスイツチ回路の構成(1)

【図4】




図4 SPDTスイツチの構成

T、3、4……入出力端子、5、6、11、12、3・1、32……制御端子、13……ダイオード、41、51、52……アンテナ端子、42、53……送信側端子、43、54……受信側端子、44、45、46、47、55、56、57、58、59、60、61、62……スイツチユニツト。




図2 FETオフ状態で発生する歪

[図3] 【図5】 電圧V3 /電圧V4 高インピーダンス 技術 高インピーダンス 転抗 54 受信创始于

図3 第2の実施例のFETスイッチ回路の構成(2)

図5 ダイバーシテイスイツチの構成




図6 従来のFETスイツチの構成

フロントページの続き

(51) Int.CI.8 HO3K 17/693 19/0175

識別記号 庁内整理番号 A 9184-5K

FΙ

技術表示箇所

HO3K 19/00 101